逻辑分析仪建立保持检测
所属栏目：其他检测 | 北检院第三方检测服务
检测项目
建立时间检测：测量数据信号在时钟有效边沿到来之前必须保持稳定的最短时间。
保持时间检测：测量数据信号在时钟有效边沿到来之后必须继续维持稳定的最短时间。
时钟到输出时间检测：测量从时钟有效边沿到输出信号发生有效变化所需的时间。
时钟信号完整性分析：检测时钟信号的抖动、占空比、上升/下降时间等参数。
数据信号完整性分析：评估数据信号在传输过程中的过冲、下冲、振铃等现象。
多周期路径时序验证：对需要多个时钟周期才能稳定的数据路径进行时序检查。
跨时钟域信号检测：观察和分析在不同时钟域之间传递的信号同步情况。
最小脉冲宽度检测：验证时钟或控制信号的高/低电平最小持续时间是否满足要求。
复位序列时序验证：检查系统上电或复位过程中，相关信号的释放顺序和时序。
协议时序符合性测试：依据特定通信协议（如I2C, SPI）的标准，验证其时序参数。
检测范围
FPGA/CPLD内部时序：针对可编程逻辑器件内部寄存器之间的时序路径进行检测。
板级芯片间接口时序：覆盖PCB上不同集成电路之间数据通信的建立保持关系。
高速串行总线接口：如DDR内存接口、PCIe、SATA等高速信号的时序裕量分析。
低速控制总线接口：包括GPIO、I2C、SPI、UART等常见接口的时序验证。
处理器与外围器件接口：检查CPU、MCU与存储器、外设控制器等连接的时序。
电源管理序列时序：验证上下电、休眠唤醒等场景下电源轨与控制信号的时序。
ADC/DAC采样时序：确保模拟数字转换器中采样时钟与数据信号的精确时序关系。
时钟树网络延迟：评估时钟从源端分配到各个寄存器输入端的延迟差异。
温度与电压极端条件：在高温、低温、电压波动等极端环境下进行时序检测。
信号完整性对时序的影响：分析因传输线效应导致的信号畸变如何影响时序窗口。
检测方法
阈值交叉点测量法：以逻辑电平阈值作为参考点，精确测量信号边沿与时钟边沿的时间差。
全眼图扫描分析：叠加多次采样数据，形成眼图，直观评估建立保持时间的总体裕量。
硬件触发与条件存储
：设置复杂的触发条件（如特定数据模式后），捕获偶发的时序违规事件。参考波形叠加比较：将实测波形与理想或仿真的参考波形叠加，快速定位偏差。
自动参数测量与统计：利用仪器的自动测量功能，对大量周期进行统计，获取最坏情况值。
时钟作为参考的延迟校准：将测试通道的探头延迟进行精确校准，以时钟通道为时间基准。
多通道同步采集关联分析：同时采集时钟、数据、控制等多路信号，分析其相互时序关系。
最小/最大搜索功能：使用仪器的搜索功能，快速找出所有捕获波形中建立或保持时间的最差值。
模板测试自动化：创建代表合格时序区域的模板，进行自动化通过/失败测试。
结合示波器进行混合测量：在分析数字逻辑的同时，使用混合信号示波器观察模拟特性对时序的影响。
检测仪器设备
高性能逻辑分析仪：核心设备，需具备高定时分辨率、深存储深度和多通道同步采集能力。
高带宽有源探头：用于连接被测点，要求带宽足够高以保真捕获高速信号边沿。
探头适配器与飞线套件
检测流程
线上咨询或者拨打咨询电话;
获取样品信息和检测项目;
支付检测费用并签署委托书;
开展实验，获取相关数据资料;
出具检测报告。